ベストアンサー
使用しますか？はい：研究開発にはすでにそのようなトランジスタが存在する可能性があります。
このようなトランジスタは商用設計で見られますか？おそらくそうではありません。
最先端のノードでチップを開発するためのコストは、年月が経つにつれて急騰しています。最先端のチップを開発するには、開発コストを賄うのに十分な量が必要です。そして、これはすでに問題です。今日では、最大の企業（Intel、AMD、Qualcomm、Nvidiaなど）だけがこれらのノードでチップを構築する余裕さえあります。この問題はさらに悪化するだけです
Extremetechからの画像：チップとして設計コストが急上昇、3nmプロセスノードはJeopardyにあります
中小企業は古いノードに追いやられています。業界の大部分は、成熟度が高く比較的安価であるため、28nmノードを使用しています。 65nmと130nmにもかなりの需要があります。そして、プロセスの改善がますますスリムになるにつれて、遅かれ早かれそれだけの価値はなくなります。
半導体製造会社は、信じられないほど複雑な製造技術とトランジスタ構造を追求しています。 EUVは、今後数年間で193nmリソグラフィに取って代わります。 FinFETは、ゲートオールアラウンドトランジスタ（水平/垂直ナノワイヤ、スタック型FET、相補型FET）に置き換えられます。しかし、これらのテクノロジーはどれも安価になることはありません。
開発コストが高騰し、改善がこれまで以上に減少するにつれて、Intelのような企業でさえ停止します。ますます小さなトランジスタを追求しています。多くの人がこれが3nmノードで起こると予測しています。 5nmが終わりになると言う人もいます（FinFETが蒸気を使い果たしたとき）。他の人は、3nmを超えてサブnmの範囲まで下がると言います（これは信じがたいことです）。
確かなことは、物理的な制限が厳しいため、商用トランジスタのスケーリングが終了しないことです。 。それは経済的現実のために終わります。インテルでさえ無限に深いポケットを持っているわけではありません。
これがムーアの法則の終わりです。強打ではなく、気まぐれで。
答え
シリコン原子の直径は約0.2ナノメートルであるため、導電性の配線（ワイヤー）は通常、その原子で作られます。サイズ、1ナノメートルの実行を持つことは少し「小さすぎる」です。そのようなワイヤーを作ることができなかったわけではありません：しかし、現代のサイズのCPUには、おそらく全長が数十キロメートルの数十億のそのようなワイヤーがあり、それらのワイヤーのごく一部が故障するという統計的可能性は非常に高くなります大きい。